« QuickPath Interconnect » : différence entre les versions
m robot Ajoute : et:Intel QuickPath Interconnect |
Pld (discuter | contributions) m précision lien |
||
| (11 versions intermédiaires par 8 utilisateurs non affichées) | |||
| Ligne 1 : | Ligne 1 : | ||
{{ |
{{Ébauche|informatique}} |
||
{{Voir homonymes|CSI}} |
|||
| ⚫ | Le '''QuickPath Interconnect''', ou '''QPI''' (anciennement '''CSI''' pour ''common system interface''), est un [[bus informatique]] développé par [[Intel]] dans le but de remplacer le bus système parallèle [[Front side bus|FSB]]<ref name=intel_wp>http://www.intel.com/technology/architecture-silicon/next-gen/whitepaper.pdf</ref>. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au chipset n'est plus partagé. |
||
| ⚫ | Le '''QuickPath Interconnect''', ou '''QPI''' (anciennement '''CSI''' pour ''common system interface''), est un [[bus informatique]] développé par [[Intel]] dans le but de remplacer le bus système parallèle [[Front side bus|FSB]]<ref name=intel_wp>http://www.intel.com/technology/architecture-silicon/next-gen/whitepaper.pdf</ref>, et introduit à partir de 2008. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au [[chipset]] n'est plus partagé. Il est similaire au bus [[HyperTransport]] présent sur les processeurs [[Athlon 64]] et postérieurs produits par [[Advanced Micro Devices|AMD]]. |
||
| ⚫ | La première architecture à implémenter le bus QPI est [[Nehalem]]<ref>« ''Intel Demonstrates Industry's First 32nm Chip and Next-Generation Nehalem Microprocessor Architecture'' », Intel News Release, [ |
||
| ⚫ | La première architecture à implémenter le bus QPI est [[Nehalem (microarchitecture)|Nehalem]]<ref>« ''Intel Demonstrates Industry's First 32nm Chip and Next-Generation Nehalem Microprocessor Architecture'' », Intel News Release, [https://web.archive.org/web/20080102101316/http://www.intel.com/pressroom/archive/releases/20070918corp_a.htm?iid=tech_arch_32nm+body_pressrelease lire en ligne] sur archive.org</ref> ; les premiers processeurs à l'utiliser ont été disponibles à la vente fin 2008<ref>« ''Intel® Microarchitecture Codename Nehalem'' », [http://www.intel.com/technology/architecture-silicon/next-gen/index.htm?iid=tech_qp+rhc_nextgen lire en ligne] sur intel.com</ref>. |
||
== Généralités == |
== Généralités == |
||
Le bus QPI partage de nombreux points communs avec les bus dits de troisième génération (tels le [[HyperTransport]], [[PCI |
Le bus QPI partage de nombreux points communs avec les bus dits de troisième génération (tels le [[HyperTransport]], [[PCI Express]], [[Digital Visual Interface|DVI]]/[[HDMI]] et [[SATA]]) : |
||
* Utilisation d'un [[agrégat]] de liaisons séries uni-directionnelles et multi-gigabit. |
* Utilisation d'un [[agrégat]] de liaisons séries uni-directionnelles et multi-gigabit. |
||
* Implémentation sous forme d'une [[pile de protocoles]]. |
* Implémentation sous forme d'une [[pile de protocoles]]. |
||
* Données transmises sous forme de trames. |
* Données transmises sous forme de trames. |
||
* L'unité de mesure est en [[Transfer (informatique)|GT/s]] (Giga Transferts par seconde) |
|||
== Historique == |
== Historique == |
||
| Ligne 14 : | Ligne 17 : | ||
L'architecture système utilisée par Intel, consistant en un bus parallèle (le FSB) connectant le processeur au reste du système, est restée fondamentalement inchangée depuis le processeur [[Pentium Pro]]. L'apparition de systèmes multiprocesseurs et l'augmentation des capacités de traitement de ceux-ci, ont fait du bus FSB, où convergent tous les flux de données allant et venant des processeurs, un chemin critique. |
L'architecture système utilisée par Intel, consistant en un bus parallèle (le FSB) connectant le processeur au reste du système, est restée fondamentalement inchangée depuis le processeur [[Pentium Pro]]. L'apparition de systèmes multiprocesseurs et l'augmentation des capacités de traitement de ceux-ci, ont fait du bus FSB, où convergent tous les flux de données allant et venant des processeurs, un chemin critique. |
||
L'évolution significative du bus FSB avec l'architecture [[NetBurst]] (processeurs de type [[Pentium 4]]), ne suffira pas à répondre aux besoins de bande passante générés par les processeurs devenus [[Simultaneous Multi Threading|multi-threads]] puis multi-cœurs. La situation est critique sur les systèmes quadri-processeurs, forçant Intel à développer des processeurs doté d'une large [[mémoire cache]] de niveau 3 (jusqu'à 16 |
L'évolution significative du bus FSB avec l'architecture [[NetBurst]] (processeurs de type [[Pentium 4]]), ne suffira pas à répondre aux besoins de bande passante générés par les processeurs devenus [[Simultaneous Multi Threading|multi-threads]] puis multi-cœurs. La situation est critique sur les systèmes quadri-processeurs, forçant Intel à développer des processeurs doté d'une large [[mémoire cache]] de niveau 3 (jusqu'à {{unité|16|Mo}}) afin de soulager le bus FSB. |
||
=== Développement === |
=== Développement === |
||
Le bus QPI, nommé ''Common System Interface'' (CSI)<ref name=intel_wp/> durant son développement, est un élément clé de l'architecture QuickPath Architecture annoncé par Intel. Tout comme l'architecture système utilisée par AMD depuis le processeur Athlon 64, elle |
Le bus QPI, nommé ''Common System Interface'' (CSI)<ref name=intel_wp/> durant son développement, est un élément clé de l'architecture QuickPath Architecture annoncé par Intel. Tout comme l'architecture système utilisée par AMD depuis le processeur Athlon 64, elle-même inspirée de celle du processeur [[DEC Alpha|Alpha]] 21364<ref>http://www.eecs.umich.edu/vlsi_seminar/f01/slides/bannon.pdf</ref>, cette nouvelle architecture est centrée autour du (ou des) processeur(s), là où l'architecture actuelle est centrée autour du chipset. |
||
| Ligne 31 : | Ligne 34 : | ||
[[Catégorie:Bus informatique]] |
[[Catégorie:Bus informatique]] |
||
[[de:Intel QuickPath Interconnect]] |
|||
[[en:Intel QuickPath Interconnect]] |
|||
[[es:Intel QuickPath Interconnect]] |
|||
[[et:Intel QuickPath Interconnect]] |
|||
[[he:Intel QuickPath Interconnect]] |
|||
[[it:Intel QuickPath Interconnect]] |
|||
[[ja:インテル QuickPath インターコネクト]] |
|||
[[ko:퀵패스 인터커넥트]] |
|||
[[pl:Intel QuickPath Interconnect]] |
|||
[[pt:Intel QuickPath Interconnect]] |
|||
[[ru:QuickPath Interconnect]] |
|||
Dernière version du 31 mars 2024 à 16:12
Cet article est une ébauche concernant l’informatique.
Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.
Consultez la liste des tâches à accomplir en page de discussion.
Pour les articles homonymes, voir CSI.
Le QuickPath Interconnect, ou QPI (anciennement CSI pour common system interface), est un bus informatique développé par Intel dans le but de remplacer le bus système parallèle FSB[1], et introduit à partir de 2008. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au chipset n'est plus partagé. Il est similaire au bus HyperTransport présent sur les processeurs Athlon 64 et postérieurs produits par AMD.
La première architecture à implémenter le bus QPI est Nehalem[2] ; les premiers processeurs à l'utiliser ont été disponibles à la vente fin 2008[3].
Généralités[modifier | modifier le code]
Le bus QPI partage de nombreux points communs avec les bus dits de troisième génération (tels le HyperTransport, PCI Express, DVI/HDMI et SATA) :
- Utilisation d'un agrégat de liaisons séries uni-directionnelles et multi-gigabit.
- Implémentation sous forme d'une pile de protocoles.
- Données transmises sous forme de trames.
- L'unité de mesure est en GT/s (Giga Transferts par seconde)
Historique[modifier | modifier le code]
Contexte[modifier | modifier le code]
L'architecture système utilisée par Intel, consistant en un bus parallèle (le FSB) connectant le processeur au reste du système, est restée fondamentalement inchangée depuis le processeur Pentium Pro. L'apparition de systèmes multiprocesseurs et l'augmentation des capacités de traitement de ceux-ci, ont fait du bus FSB, où convergent tous les flux de données allant et venant des processeurs, un chemin critique.
L'évolution significative du bus FSB avec l'architecture NetBurst (processeurs de type Pentium 4), ne suffira pas à répondre aux besoins de bande passante générés par les processeurs devenus multi-threads puis multi-cœurs. La situation est critique sur les systèmes quadri-processeurs, forçant Intel à développer des processeurs doté d'une large mémoire cache de niveau 3 (jusqu'à 16 Mo) afin de soulager le bus FSB.
Développement[modifier | modifier le code]
Le bus QPI, nommé Common System Interface (CSI)[1] durant son développement, est un élément clé de l'architecture QuickPath Architecture annoncé par Intel. Tout comme l'architecture système utilisée par AMD depuis le processeur Athlon 64, elle-même inspirée de celle du processeur Alpha 21364[4], cette nouvelle architecture est centrée autour du (ou des) processeur(s), là où l'architecture actuelle est centrée autour du chipset.
Notes et références[modifier | modifier le code]
- http://www.intel.com/technology/architecture-silicon/next-gen/whitepaper.pdf
- « Intel Demonstrates Industry's First 32nm Chip and Next-Generation Nehalem Microprocessor Architecture », Intel News Release, lire en ligne sur archive.org
- « Intel® Microarchitecture Codename Nehalem », lire en ligne sur intel.com
- http://www.eecs.umich.edu/vlsi_seminar/f01/slides/bannon.pdf
Voir aussi[modifier | modifier le code]
Liens externes[modifier | modifier le code]
- (en) Présentation générale par Intel
- (en) Analyse technique du QuickPath Interconnect (alors appelé Common System Interface)
