« QuickPath Interconnect » : différence entre les versions
m robot Ajoute: de:Intel QuickPath Interconnect |
m typo |
||
| Ligne 2 : | Ligne 2 : | ||
Le '''QuickPath Interconnect''' (ou '''QPI''') est un [[bus informatique]] développé par [[Intel]] dans le but de remplacer le bus système parallèle [[FSB]]<ref name=intel_wp>http://www.intel.com/technology/architecture-silicon/next-gen/whitepaper.pdf</ref>. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au chipset n'est plus partagé. |
Le '''QuickPath Interconnect''' (ou '''QPI''') est un [[bus informatique]] développé par [[Intel]] dans le but de remplacer le bus système parallèle [[FSB]]<ref name=intel_wp>http://www.intel.com/technology/architecture-silicon/next-gen/whitepaper.pdf</ref>. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au chipset n'est plus partagé. |
||
Les premiers produits à utiliser le bus QPI sont les processeurs [[Core i7]] à partir du |
Les premiers produits à utiliser le bus QPI sont les processeurs [[Core i7]] à partir du quatrième trimestre 2008.<ref>http://www.hardware.fr/news/lire/15-07-2008/#9830</ref>, le bus QuickPath Interconnect est similaire au bus [[HyperTransport]] présent sur les processeurs [[Athlon 64]] et postérieurs produits par [[AMD]]. |
||
== Généralités == |
== Généralités == |
||
Version du 24 octobre 2008 à 13:55
Cet article est une ébauche concernant l’informatique.
Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.
Consultez la liste des tâches à accomplir en page de discussion.
Le QuickPath Interconnect (ou QPI) est un bus informatique développé par Intel dans le but de remplacer le bus système parallèle FSB[1]. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au chipset n'est plus partagé.
Les premiers produits à utiliser le bus QPI sont les processeurs Core i7 à partir du quatrième trimestre 2008.[2], le bus QuickPath Interconnect est similaire au bus HyperTransport présent sur les processeurs Athlon 64 et postérieurs produits par AMD.
Généralités
Le bus QPI partage de nombreux points communs avec les bus dits de troisième génération (tels le HyperTransport, PCI-Express, DVI/HDMI et SATA) :
- Utilisation d'un agrégat de liaisons séries uni-directionnelles et multi-gigabit.
- Implémentation sous forme d'une pile de protocoles.
- Données transmises sous forme de trames.
Historique
Contexte
L'architecture système utilisée par Intel, consistant en un bus parallèle (le FSB) connectant le processeur au reste du système, est restée fondamentalement inchangée depuis le processeur Pentium Pro. L'apparition de systèmes multiprocesseurs et l'augmentation des capacités de traitement de ceux-ci, on fait du bus FSB, où convergent tous les flux de données allant et venant des processeurs, un chemin critique.
L'évolution significative du bus FSB avec l'architecture Netburst (processeurs de type Pentium 4), ne suffira pas à répondre aux besoins de bande passante générés par les processeurs devenus multi-threads puis multi-coeurs. La situation est critique sur les systèmes quadri-processeurs, forçant Intel à développer des processeurs doté d'une large mémoire cache de niveau 3 (jusqu'à 16 Mio) afin de soulager le bus FSB.
Développement
Le bus QPI, nommé Common System Interface (CSI)[1] durant son développement, est un élément clé de l'architecture QuickPath Architecture annoncé par Intel. Tout comme l'architecture système utilisée par AMD depuis le processeur Athlon 64, elle même inspirée de celle du processeur Alpha 21364[3], cette nouvelle architecture est centrée autour du (ou des) processeur(s), là où l'architecture actuelle est centrée autour du chipset.
Notes et références
Voir aussi
Liens externes
- (en) Présentation générale par Intel
- (en) Analyse technique du QuickPath Interconnect (alors appelé Common System Interface)
